Trang in
Hình ảnh chỉ mang tính minh họa. Vui lòng xem phần mô tả sản phẩm.
Nhà Sản XuấtMICRON
Mã Số Linh Kiện Nhà Sản XuấtMT47H32M16NF-25E IT:H
Mã Đặt Hàng4050865
Bảng Dữ Liệu Kỹ Thuật
180 có sẵn
Bạn cần thêm?
180 Giao hàng trong 4-6 ngày làm việc(Vương quốc Anh có sẵn)
Số Lượng | Giá |
---|---|
1+ | US$5.060 |
10+ | US$4.720 |
25+ | US$4.580 |
50+ | US$4.470 |
100+ | US$4.150 |
250+ | US$4.100 |
500+ | US$4.050 |
Giá cho:Each
Tối thiểu: 1
Nhiều: 1
US$5.06
Ghi chú dòng
Chỉ thêm phần Xác nhận đơn hàng, Hóa đơn và Ghi chú giao hàng cho đơn hàng này.
Mã số này sẽ được thêm vào phần Xác nhận đơn hàng, Hóa đơn, Ghi chú giao hàng, Email xác nhận trên web và Nhãn sản phẩm.
Thông Tin Sản Phẩm
Nhà Sản XuấtMICRON
Mã Số Linh Kiện Nhà Sản XuấtMT47H32M16NF-25E IT:H
Mã Đặt Hàng4050865
Bảng Dữ Liệu Kỹ Thuật
DRAM TypeDDR2
Memory Density512Mbit
Memory Configuration32M x 16bit
Clock Frequency Max400MHz
IC Case / PackageTFBGA
No. of Pins84Pins
Supply Voltage Nom1.8V
IC MountingSurface Mount
Operating Temperature Min-40°C
Operating Temperature Max95°C
Product Range-
Tổng Quan Sản Phẩm
MT47H32M16NF-25E IT:H is a DDR2 SDRAM. It uses a double data rate architecture to achieve high-speed operation. The double data rate architecture is essentially for 4n-prefetch architecture, with an interface designed to transfer two data words per clock cycle at the I/O balls. A single READ or WRITE operation for the DDR2 SDRAM consists of a single 4n-bitwide, two-clock-cycle data transfer at the internal DRAM core and four corresponding n-bit-wide, one-half-clock-cycle data transfers at the I/O balls. It has JEDEC-standard 1.8V I/O (SSTL_18-compatible) with differential data strobe (DQS, DQS#) option.
- Operating voltage range is 1.8V (VDD)
- 32Meg x 16 configuration, adjustable data-output drive strength
- Packaging style is 84-ball 8mm x 12.5mm FBGA
- Timing (cycle time) is 2.5ns at CL = 5 (DDR2-800)
- 4n-bit prefetch architecture
- Data rate is 800MT/s
- DLL to align DQ and DQS transitions with CK, programmable CAS latency (CL)
- Posted CAS additive latency (AL), WRITE latency = READ latency - 1ᵗCK
- Adjustable data-output drive strength, 64ms, 8192-cycle refresh
- On-die termination (ODT), supports JEDEC clock jitter specification
Thông số kỹ thuật
DRAM Type
DDR2
Memory Configuration
32M x 16bit
IC Case / Package
TFBGA
Supply Voltage Nom
1.8V
Operating Temperature Min
-40°C
Product Range
-
Memory Density
512Mbit
Clock Frequency Max
400MHz
No. of Pins
84Pins
IC Mounting
Surface Mount
Operating Temperature Max
95°C
MSL
MSL 3 - 168 hours
Tài Liệu Kỹ Thuật (1)
Pháp Chế và Môi Trường
Nước xuất xứ:
Quốc gia nơi quy trình sản xuất quan trọng cuối cùng được thực hiệnNước xuất xứ:Taiwan
Quốc gia nơi quy trình sản xuất quan trọng cuối cùng được thực hiện
Quốc gia nơi quy trình sản xuất quan trọng cuối cùng được thực hiệnNước xuất xứ:Taiwan
Quốc gia nơi quy trình sản xuất quan trọng cuối cùng được thực hiện
Số Thuế Quan:85423239
US ECCN:EAR99
EU ECCN:NLR
Tuân thủ tiêu chuẩn RoHS:Có
RoHS
Tuân thủ tiêu chuẩn RoHS Phthalates:Có
RoHS
Tải xuống Chứng Nhận Chất Lượng Sản Phẩm
Chứng Nhận Chất Lượng Sản Phẩm
Trọng lượng (kg):.000001